 |
06.06.2006 13:50 |
| |
IBM усовершенствует 65-нм процесс, улучшив диэлектрическую проницаемость |
 |
Вчера, на конференции IITC (International Interconnect Technology Conference или международная конференция по технологиям внутренних соединений) представители IBM рассказали об усовершенствованных диэлектрических покрытиях с малой проницаемостью (так называемых low-k), предназначенных для 65-нм технологических процессов. Это, в общем-то, интересное сообщение, однако, уже вряд ли заинтересует, например, Intel, которая перешла от норм 90 нм к 65 нм «простым масштабированием» (конечно, не таким уж и простым, но в целом, многое осталось неизменным) и уже подумывает о таком же «простом» переходе к производству по 45-нм нормам. Примеру могут последовать и другие производители, в частности, тайваньская «кузница чипов» TSMC.
Но вернемся к IBM: любящая, что называется, «копать вглубь» компания сообщает о технологии создания пленок оксида кремния, но не традиционного SiO2, а легированного углеродом SiCOH, диэлектрическая проницаемость которых составляет 2,75. Пленки наносятся обычным и использующимся повсеместно методом напыления, но, для сравнения, в 90-нм техпроцессах IBM диэлектрическая постоянная SiO2 составляет 2,9-3,0.
В сообщении о технологии, в разработке которой также приняли участие специалисты AMD, Chartered, IBM, Sony и Toshiba, утверждается, что новая low-k пленка позволит создавать более быстродействующие микросхемы – надо полагать, по сравнению с чипами той же Intel. Что ж, вполне вероятно, что это действительно так, но это, во-первых, лишь в перспективе (а у уже Intel есть определенная фора), а во-вторых, будет ли так существен выигрыш в диэлектрической постоянно, составляющий 3-8%?
Источник: EE Times
|
|
|
Навигация по порталу: 
