 |
08.09.2007 12:24 |
| |
CSI радикально изменит процессоры Intel уже в 2008 году |
 |
По данным источника, компания Intel намерена внести в свои микропроцессоры серьезные изменения, приняв новую архитектуру внутренних соединений, которая заменит используемую сейчас технологию FSB (шину, связывающую процессор с ОЗУ).
Речь идет о технологии Common System Interface (CSI), которую Intel планирует ввести в оборот в 2008-2009 годах. О планах компании и особенностях технологии рассказал на сайте Real World Technologies его редактор Дэвид Кэнтер (David Kanter).
«CSI является системой соединений, которая преобразует всю линейку высокопроизводительных продуктов Intel, - говорит Кэнтер. - CSI заменит существующую шину и сравнима с AMD HyperTransport.»
Для разработки новой технологии у Intel есть хорошая причина. По словам редактора Real World Technologies, в 2004 году, AMD быстро увеличила рыночную долю со своим процессором Opteron, воспользовавшись преимуществами HyperTransport и слабыми продуктами Intel.
«Однако Intel всегда лучше работала под давлением, и в 2006 году ответила выпуском популярного Core 2 Duo. Для Intel Core 2 Duo был огромным шагом вперед, и создал значительное давление на AMD, особенно на рынке серверов, - сказал Дэвид Кэнтер. – Тем не менее, Intel все еще полагается на системную архитектуру которая отстает от AMD HyperTransport в решающих областях производительности.»
По данным сайта, CSI откроет дорогу встроенным контроллерам памяти и распределенной совместно используемой памяти. «CSI будет использоваться как внутренняя структура почти всех будущих систем Intel, начиная с Tukwila (следующего в линии Itanium) и Nehalem (улучшенного наследника микроархитектуры Core), намеченных на 2008 год» - сказал Дэвид.
В отличие от FSB, CSI имеет многоуровневую сетевую структуру, которая позволит обмениваться между собой различным компонентам системы – микропроцессорам, сопроцессорам, FPGA, микросхемам системной логики или любому устройству, имеющему порт CSI.
По данным Кэнтера, первые реализации CSI в процессорах Intel, производимых по 65- и 45-нм процессу CMOS, оптимизированному по критерию быстродействия, смогут выполнять 4,8-6,4 миллиардов транзакций в секунду (GT/s), обеспечивая пропускную способность 12-16 Гб/с для каждого направления и 24-32 Гб/с для каждой линии.
Источник: EE Times
|
|
|
Навигация по порталу: 
