 |
13.12.2006 21:45 |
| |
Новая технология NEC обеспечит 32-нм чипы low-k диэлектриками |
 |
NEC и NEC Electronics сообщают о создании технологии внутренних соединений для полупроводниковых микросхем, выполненных с соблюдением норм 32-нм технологического процесса. Сообщается, что при создании соединений используются изоляторы с малой диэлектрической проницаемостью (low-k), созданные по технологии плазменной сополимеризации.
Напомним, что необходимость использования изоляторов с низкой диэлектрической проницаемостью возникает вследствие роста влияния паразитной ёмкости между внутренними соединениями полупроводникового чипа с уменьшением размеров элементов. Существует не так много подходов к созданию low-k диэлектриков, один из которых – использование пористых пленок, которые были успешно применены для норм 65 нм, но уже не являются эффективными для более тонких норм. Технология плазменной сополимеризции позволяет регулировать соотношение между пористой и жесткой low-k пленкой, сохраняя ёмкость на уровне 83 фФ/мм (фемтофарад на миллиметр).
Другой подход к снижению диэлектрической проницаемости заключается в использовании органических пленок (например, SiOCH) с низкой поляризуемостью – такие диэлектрики были использованы в 90-нм микросхемах. Причем такие же пленки, но только пористые, сейчас пробуются для использования в 65-нм чипах. Дальнейшее развитие этого подхода NEC провела в рамках проекта MIRAI, создав MPS (molecular-pore-stack, массив молекулярных пор)-технологию с равномерным распределении суб-нанометровых пор. Предполагается, что MPS-диэлектрики будут использованы в 45-нм микросхемах.
Однако, для норм 32 нм и менее, одной только пористости диэлектрической пленки недостаточно – в дополнение к ним обычно используется слой с большой механической жесткостью, что обычно выполняется в два последовательных этапа. А новая разработка NEC и NEC Electronics позволяет сделать это в одном этапе и с помощью одного инструмента.
Источник: NEC
|
|
|
Навигация по порталу: 
